新闻资讯

当平面芯片快走到性能极限，3D-IC 正带着集成电路跳出二维平面，向立体空间要算力、要密度、要效率！

从单个晶体管“站起来”，到晶体管垂直堆叠，再到整个芯片群像高楼般集成，这三层3D化，正在重塑芯片的未来。

第一层：晶体管结构3D化——从“平铺”到“立起来”

最早的芯片晶体管是平面FET（PlanarFET），像平铺在硅片上的小开关，2D平面排列。但尺寸越缩越小后，漏电、功耗问题越来越严重。

于是，FinFET（鳍式场效应晶体管） 出现了！它把晶体管的沟道做成“鱼鳍”状，从平面立起来，相当于给开关加了立体围墙，牢牢控制电流，漏电大幅减少。

后来的GAAFET（环绕栅极晶体管） 更极致，栅极像“套环”一样把沟道全包围，3D结构更完美，性能再上台阶。

简单说：这一层是单个晶体管的3D化，让“小开关”从躺平变站立，是3D-IC的基础第一步。

第二层：晶体管3D集成——把“开关”上下叠起来

FinFET和GAAFET只是单个晶体管立体，还没做到“堆叠”。而CFET（互补场效应晶体管） 瞄准的是“晶体管垂直堆叠”

——把N型和P型晶体管像叠积木一样，上下层直接堆叠，中间用纳米级通道连接。

这一步是晶体管的3D集成，在指甲盖大的芯片里，塞进更多晶体管，线路更短、信号更快、功耗更低。目前这层技术还在攻坚，预计8-10年后商用，是未来极致性能的关键。

第三层：晶体管群3D集成——芯片“盖高楼”，系统大升级

如果说前两层是“单个房间改造”，第三层就是整栋楼的立体搭建——把一群晶体管（也就是不同功能的芯片/芯粒），通过先进封装技术垂直堆叠，组成一个完整的3D系统。

像我们熟悉的HBM高带宽内存、CPU的3D V-Cache缓存堆叠，都是这层技术的应用。

它不用纠结单一工艺极限，能把逻辑芯片、内存芯片、不同制程的芯粒灵活组合，实现系统空间最大化、功能密度飙升。

简单讲：这一层是晶体管群（Transistor Group）的3D集成，也是现在3D-IC最主流的形态，让芯片从“平面小路”变成“立体高速路网”。

三层3D，合力突破极限

从晶体管结构3D化（FinFET/GAAFET），到晶体管3D集成（CFET），再到晶体管群3D集成（先进封装），三层3D层层递进、互为补充。

它们共同目标，就是打破摩尔定律放缓的瓶颈，在有限空间里塞进更多算力，让芯片跑得更快、功耗更低、体积更小

——不管是手机、电脑，还是AI大模型、超级计算机，都将靠这三层3D技术，解锁更强性能。

上海励原微半导体有限公司是专业的SiP系统级封装方案开发平台，多年来为客户提供ASIC芯片设计、SiP封装设计与仿真、

SiP内部晶圆代采、封装生产、系统级测试、可靠性与失效分析等一站式服务与解决方案。我司为广大客户提供免费SIP/Chiplet设计咨询及服务，

竭诚帮助客户实现小体积、低功耗、低成本等设计目标，如有兴趣请随时与我司联系，联系电话13817180836（微信同号）